

PATENT ABSTRACTS OF JAPAN

(11) Publication number : 2004-356594
 (43) Date of publication of application : 16.12.2004

(51) Int.Cl.

H01L 27/148
 G01B 11/00
 G01S 17/32
 H04N 5/335

(21) Application number : 2003-155712

(71) Applicant : MATSUSHITA ELECTRIC WORKS LTD

(22) Date of filing : 30.05.2003


(72) Inventor : HASHIMOTO YUSUKE
 TAKADA YUJI
 KURIHARA FUMIKAZU

(54) DETECTOR OF SPATIAL INFORMATION USING INTENSITY MODULATING LIGHT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a detector of spatial information which detects the spatial information at a higher signal-to-noise ratio by discarding a residual charge not used as a signal charge among charges generated at a sensitization portion.

SOLUTION: A light-emitting source 2 radiates to space light modulated in intensity by a modulated signal of a predetermined modulation frequency. The sensitization portion 11 provided at an image sensor 1 receives the light modulated in intensity and generates a charge of a quantity corresponding to the intensity of the light received. In a state where a control voltage is applied to a control electrode 12a and the charge is movable to a charge storage portion 12 from the sensitization portion 11, only required charge of the charges generated at the sensitization portion 11 is moved to the charge storage portion 12 by discarding the charge through application of a discarded voltage to a discarded electrode 14a at timing that synchronizes with a cycle of the modulated signal. A signal charge stored in the charge storage portion 12 is delivered to an evaluating portion 5 through a charge takeoff portion 13, and a distance to an object Ob is obtained at the evaluating portion 5.



LEGAL STATUS

[Date of request for examination] 30.05.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-356594

(P2004-356594A)

(43) 公開日 平成16年12月16日(2004.12.16)

(51) Int.Cl.⁷

H01L 27/148
G01B 11/00
G01S 17/32
H04N 5/335

F I

H01L 27/14
G01B 11/00
G01S 17/32
H04N 5/335
H04N 5/335

テーマコード(参考)
2FO65
4M118
5C024
5J084

審査請求有 請求項の数 9 O L (全 28 頁)

(21) 出願番号

特願2003-155712 (P2003-155712)

(22) 出願日

平成15年5月30日 (2003.5.30)

(71) 出願人

000005832
松下電工株式会社
大阪府門真市大字門真1048番地

(74) 代理人

100087767
弁理士 西川 恵清

(74) 代理人

100085604
弁理士 森 厚夫

(72) 発明者

橋本 裕介
大阪府門真市大字門真1048番地松下電工株式会社内

(72) 発明者

高田 裕司
大阪府門真市大字門真1048番地松下電工株式会社内

最終頁に続く

(54) 【発明の名称】強度変調光を用いた空間情報の検出装置


(57) 【要約】

【課題】感光部で生成された電荷のうち信号電荷として使用されない残電荷を廃棄することにより、空間情報を高SN比で検出する。

【解決手段】発光源2は所定の変調周波数の変調信号で強度変調された光を空間に照射する。イメージセンサ1に設けた感光部11は、強度変調された光を受光し、受光強度に対応する量の電荷を生成する。制御電極12aに制御電圧を印加して感光部11から電荷蓄積部12へ電荷の移動を可能としている状態において、変調信号の周期に同期するタイミングで廃棄電極14aに廃棄電圧を印加して電荷を廃棄することにより、感光部11で生成した電荷のうち必要な電荷のみが電荷蓄積部12に移動する。電荷蓄積部12に蓄積された信号電荷は電荷取出部13を通して評価部5に引き渡され、評価部5において物体O bまでの距離が求められる。

【選択図】

図1



【特許請求の範囲】

【請求項 1】

所定の変調周波数の変調信号で強度変調された光が照射されている空間からの光を受光し受光強度に対応する量の電荷を生成する感光部と、感光部で生成した電荷のうち信号電荷を蓄積する電荷蓄積部と、廃棄電極を備え感光部で生成した電荷のうち不要電荷として廃棄する電荷の割合が廃棄電極に印加する廃棄電圧に応じて増減する電荷廃棄部と、電荷蓄積部に蓄積した信号電荷を外部に取り出す電荷取出部と、廃棄電極に印加する廃棄電圧を変調信号の周期に同期するタイミングで変化させる制御回路部と、電荷取出部により取り出した電荷を用いて前記空間に関する情報を評価する評価部とを備えることを特徴とする強度変調光を用いた空間情報の検出装置。

10

【請求項 2】

前記電荷蓄積部は、感光部で生成した電荷のうち電荷蓄積部に移動する電荷の割合を印加される制御電圧に応じて増減させる制御電極を備え、前記制御回路部は、制御電極に印加する制御電圧を一定電圧に保つことを特徴とする請求項 1 記載の強度変調光を用いた空間情報の検出装置。

【請求項 3】

前記電荷蓄積部は、感光部で生成した電荷のうち電荷蓄積部に移動する電荷の割合を印加される制御電圧に応じて増減させる制御電極を備え、前記制御回路部は、感光部で生成した電荷を電荷蓄積部に移動させる期間と電荷廃棄部に移動させる期間とが交互に生じるように制御電極への制御電圧と廃棄電極への廃棄電圧とを制御することを特徴とする請求項 1 記載の強度変調光を用いた空間情報の検出装置。

20

【請求項 4】

所定の変調周波数の変調信号で強度変調された光が照射されている空間からの光を受光し受光強度に対応する量の電荷を生成する感光部と、制御電極を備え感光部で生成した電荷のうち信号電荷として蓄積する電荷の割合が制御電極に印加する制御電圧に応じて増減する電荷蓄積部と、廃棄電極を備え感光部で生成した電荷のうち不要電荷として廃棄する電荷の割合が廃棄電極に印加する廃棄電圧に応じて増減する電荷廃棄部と、電荷蓄積部に蓄積した信号電荷を外部に取り出す電荷取出部と、廃棄電極に印加する廃棄電圧を一定電圧に保って電荷の廃棄を行う間に制御電極に印加する制御電圧を変調信号の周期に同期するタイミングで変化させることにより感光部で生成した電荷のうち電荷蓄積部に蓄積する信号電荷の割合を変化させる制御回路部と、電荷取出部により取り出した電荷を用いて前記空間に関する情報を評価する評価部とを備えることを特徴とする強度変調光を用いた空間情報の検出装置。

30

【請求項 5】

半導体基板の主表面に前記感光部が複数個配列されるとともに C C D からなる前記電荷蓄積部および前記電荷取出部が前記半導体基板に設けられた C C D イメージセンサを用い、前記電荷廃棄部が C C D イメージセンサに設けたオーバーフロードレインであることを特徴とする請求項 1 ないし請求項 4 のいずれか 1 項に記載の強度変調光を用いた空間情報の検出装置。

40

【請求項 6】

前記感光部のうち隣接する規定の複数個ずつの感光部を組にし、前記制御回路部は、組である複数個の感光部においてそれぞれ生成された電荷を前記変調信号の周期に同期する異なる位相のタイミングで各別に電荷蓄積部に蓄積させ、前記電荷取出部は組である複数個の感光部に対応して得られた異なる位相に対応する各信号電荷を一度に取り出すことを特徴とする請求項 1 ないし請求項 5 のいずれか 1 項に記載の強度変調光を用いた空間情報の検出装置。

【請求項 7】

前記電荷蓄積部において信号電荷を蓄積する領域付近に設けた前記制御電極に遮光膜を設けたことを特徴とする請求項 1 ないし請求項 6 のいずれか 1 項に記載の強度変調光を用いた空間情報の検出装置。

50

【請求項 8】

前記評価部は前記空間に発光源から照射された光と前記感光部で受光した光との位相差を前記変調信号の異なる位相に対応する複数の信号電荷から求めることを特徴とする請求項1ないし請求項7のいずれか1項に記載の強度変調光を用いた空間情報の検出装置。

【請求項 9】

前記評価部は前記位相差を距離に換算することを特徴とする請求項8記載の強度変調光を用いた空間情報の検出装置。

【発明の詳細な説明】**【0001】****【発明の属する技術分野】**

本発明は、強度変調された光が照射されている空間からの光を受光することにより空間に関する各種情報を検出する強度変調光を用いた空間情報の検出装置に関するものである。

【0002】**【従来の技術】**

従来から、強度変調した光を発光源から空間に照射するとともに、この空間に存在する物体により反射された反射光を感光部で受光し、発光源から照射した光と感光部で受光した光との関係に基づいて空間に関する各種情報を検出する技術が知られている。空間に関する情報とは、空間に存在する物体までの距離や空間に存在する物体の反射による受光量の変化などを意味する。

【0003】

强度変調した光を用いて物体までの距離を求めるには、変調周波数の逆数である変調周期に同期した特定の異なる位相で受光強度を複数回検出し、受光強度を検出した位相と受光強度との関係によって、発光源から照射した光と感光部で受光した光との位相差を求める。たとえば、発光源から照射される光の強度を正弦波で変調し、変調時の特定の異なる位相に対する感光部での受光強度を3回以上（望ましくは4回以上）検出すれば、位相差を求めることができる。

【0004】

いま、発光源から照射する光が図29の曲線イのように強度変調され、感光部での受光強度が図29の曲線ロのように変化したとする。ここで、曲線イの位相が0度、90度、180度、270度である4点において受光強度をサンプリングしたときの各受光強度に相当する検出値をそれぞれA0, A1, A2, A3とする。ただし、各位相における検出値A0, A1, A2, A3は、各位相における瞬間の時刻の入射光に対応するのではなく、たとえば図に集積時間T_wとして示す期間における入射光に対応する。ここで、検出値A0, A1, A2, A3をサンプリングする期間内では位相差 φ が変化せず、かつ発光から受光までの光の減衰率（図では減衰を無視している）にも変化がないものとすれば、検出値A0, A1, A2, A3を90度毎に求めていることから、各検出値A0, A1, A2, A3と位相差 φ との関係は、次式で表すことができる。

$$\varphi = \tan^{-1} ((A_3 - A_1) / (A_0 - A_2))$$

上述のようにして複数個の検出値A0, A1, A2, A3から位相差 φ を求める、変調周期T [s]と位相差 φ [rad]と光の速度c [m/s]とを用いて、物体までの距離L [m]を次式のように求めることができる。

$$L = c T (\varphi / 4\pi)$$

上述の技術思想を実現する装置としては、1画素について1個の感光部と4個のメモリセルとを設け、1画素内の各メモリセルと感光部との間にそれぞれ設けた電気スイッチを、上述した集積時間T_wに相当する期間にそれぞれオンにすることによって、各メモリセルに各検出値A0, A1, A2, A3を振り分けて蓄積するものが提案されている（たとえば、特許文献1参照）。

【0005】**【特許文献1】**

【0006】

【発明が解決しようとする課題】

ところで、特許文献1に記載された装置では、感光部とメモリセルとの間に設けたスイッチのオンオフのみによって、メモリセルに検出値A0, A1, A2, A3を蓄積するものであるから、感光部において生成した電荷のうちメモリセルに転送されなかつた電荷は感光部に暫時残留する。このような残留電荷は、感光部の内部で再結合によって消滅するか、あるいはスイッチが次にオンになったときにメモリセルに転送されることになる。

【0007】

ここで、測定可能な最大距離がたとえば7.5mになる装置を想定する。この場合、変調周波数は20MHzになるから、集積時間Twは変調周期である50nsよりも短くしなければならない。一方、残留電荷が再結合によって消滅するのに要する時間は通常は100μsよりも長いから、メモリセルには集積期間Twに受光によって生成された電荷だけでなく残留電荷も転送される。つまり、メモリセルに蓄積される電荷には、検出値A0, A1, A2, A3に相当する信号電荷に加えて、残留電荷による雑音成分が混入することになる。感光部で受光する光は強度変調されているから、検出値A0, A1, A2, A3に応じて雑音成分も変化することになり、上述した演算によって位相差を求めるようすれば雑音成分による誤差を生じる可能性がある。

【0008】

本発明は上記事由に鑑みて為されたものであり、その目的は、感光部で生成された電荷のうち信号電荷として使用されない残留電荷を廃棄することにより、信号電荷への雑音成分の混入を抑制し、空間情報を高SN比で検出することを可能とした強度変調光を用いた空間情報の検出装置を提供することにある。

【0009】

【課題を解決するための手段】

請求項1の発明は、所定の変調周波数の変調信号で強度変調された光が照射されている空間からの光を受光し受光強度に対応する量の電荷を生成する感光部と、感光部で生成した電荷のうち信号電荷を蓄積する電荷蓄積部と、廃棄電極を備え感光部で生成した電荷のうち不要電荷として廃棄する電荷の割合が廃棄電極に印加する廃棄電圧に応じて増減する電荷廃棄部と、電荷蓄積部に蓄積した信号電荷を外部に取り出す電荷取出部と、廃棄電極に印加する廃棄電圧を変調信号の周期に同期するタイミングで変化させる制御回路部と、電荷取出部により取り出した電荷を用いて前記空間に関する情報を評価する評価部とを備えることを特徴とする。

【0010】

請求項2の発明は、請求項1の発明において、前記電荷蓄積部が、感光部で生成した電荷のうち電荷蓄積部に移動する電荷の割合を印加される制御電圧に応じて増減させる制御電極を備え、前記制御回路部が、制御電極に印加する制御電圧を一定電圧に保つことを特徴とする。

【0011】

請求項3の発明は、請求項1の発明において、前記電荷蓄積部が、感光部で生成した電荷のうち電荷蓄積部に移動する電荷の割合を印加される制御電圧に応じて増減させる制御電極を備え、前記制御回路部が、感光部で生成した電荷を電荷蓄積部に移動させる期間と電荷廃棄部に移動させる期間とが交互に生じるように制御電極への制御電圧と廃棄電極への廃棄電圧とを制御することを特徴とする。

【0012】

請求項4の発明は、所定の変調周波数の変調信号で強度変調された光が照射されている空間からの光を受光し受光強度に対応する量の電荷を生成する感光部と、制御電極を備え感光部で生成した電荷のうち信号電荷として蓄積する電荷の割合が制御電極に印加する制御電圧に応じて増減する電荷蓄積部と、廃棄電極を備え感光部で生成した電荷のうち不要電荷として廃棄する電荷の割合が廃棄電極に印加する廃棄電圧に応じて増減する電荷廃棄部と、電荷蓄積部に蓄積した信号電荷を外部に取り出す電荷取出部と、廃棄電極に印加する

廃棄電圧を一定電圧に保って電荷の廃棄を行う間に制御電極に印加する制御電圧を変調信号の周期に同期するタイミングで変化させることにより感光部で生成した電荷のうち電荷蓄積部に蓄積する信号電荷の割合を変化させる制御回路部と、電荷取出部により取り出した電荷を用いて前記空間に関する情報を評価する評価部とを備えることを特徴とする。

【0013】

請求項5の発明では、請求項1ないし請求項4の発明において、半導体基板の主表面上に前記感光部が複数個配列されるとともにCCDからなる前記電荷蓄積部および前記電荷取出部が前記半導体基板に設けられたCCDイメージセンサを用い、前記電荷廃棄部がCCDイメージセンサに設けたオーバーフロードレインであることを特徴とする。

【0014】

請求項6の発明では、請求項1ないし請求項5の発明において、前記感光部のうち隣接する規定の複数個ずつの感光部を組にし、前記制御回路部は、組である複数個の感光部においてそれぞれ生成された電荷を前記変調信号の周期に同期する異なる位相のタイミングで各別に電荷蓄積部に蓄積させ、前記電荷取出部は組である複数個の感光部に対応して得られた異なる位相に対応する各信号電荷を一度に取り出すことを特徴とする。

【0015】

請求項7の発明では、請求項1ないし請求項6の発明において、前記電荷蓄積部において信号電荷を蓄積する領域付近に設けた前記制御電極に遮光膜を設けたことを特徴とする。

【0016】

請求項8の発明では、請求項1ないし請求項7の発明において、前記評価部は前記空間に発光源から照射された光と前記感光部で受光した光との位相差を前記変調信号の異なる位相に対応する複数の信号電荷から求めることを特徴とする。

【0017】

請求項9の発明では、請求項8の発明において、前記評価部は前記位相差を距離に換算することを特徴とする。

【0018】

【発明の実施の形態】

以下の各実施形態では、強度変調された発光源からの光と感光部において受光した光との位相差を用いて距離を計測する距離計装置に本発明の技術を用いる例を説明するが、本発明の技術思想は、距離の測定に限らず、強度変調された光の元の位相と感光部で受光した光の位相差を求める装置や、物体での反射光の変化を求める装置などにも適用可能である。

【0019】

(第1実施形態)

本実施形態では、図1に示すように、空間に光を照射する発光源2を設けてあり、発光源2から照射される光は制御回路部3によって一定の変調周波数で強度変調される。発光源2には、たとえば多数個の発光ダイオードを一平面上に配列したものや半導体レーザと発散レンズとを組み合わせたものなどを用いる。制御回路部3は、たとえば20MHzの正弦波で発光源2から照射する光を強度変調する。

【0020】

一方、前記空間からの光は受光レンズ4を通してイメージセンサ1の感光部11に入射する。感光部11は受光強度に応じた量の電荷を生成するものであり、ここではフォトダイオードを想定している。ただし、感光部11を構成するフォトダイオードの構造としてはpn接合を有する構造のほか、pin構造、MIS構造など種々構成を採用することが可能である。本実施形態では、複数個(たとえば、 100×100 個)の感光部11を2次元平面にマトリクス状に配列したイメージセンサ1を想定しており、イメージセンサ1の受光面である2次元平面には発光源2から光を照射した3次元空間が受光レンズ4を通してマッピングされる。つまり、イメージセンサ1が受光レンズ4を通して見る視野内に存在する物体Obは感光部11にマッピングされるから、発光源2から照射された光と各感光部11で受光した光との位相差を検出すれば、各感光部11にそれぞれ対応している物体Obの各部位までの距離を求めることができる。

【0021】

イメージセンサ1には、感光部11のほかに、感光部11で生成された電荷のうち位相差を求めるための信号電荷を蓄積する電荷蓄積部12と、電荷蓄積部12に蓄積した信号電荷をイメージセンサ1の外部に取り出す電荷取出部13と、感光部11で生成された電荷のうち信号電荷として用いない不要電荷を廃棄する電荷廃棄部14とが設けられる。電荷蓄積部12は制御電極12aを備え、制御電極12aに印加する制御電圧を変化させると感光部11から電荷蓄積部12への電荷の移動が制御される。また、電荷廃棄部14は廃棄電極14aを備え、廃棄電極14aに印加する廃棄電圧を変化させると感光部11から電荷廃棄部14への電荷の移動が制御される。ここにおいて、電荷蓄積部12は感光部11ごとに一対一に対応するように設けられ、電荷廃棄部14は複数個の感光部11に共通させて一対多に対応するように設けられる。本実施形態では、イメージセンサ1のすべての感光部11に対して1個の電荷廃棄部14を設けているものとする。電荷取出部13を通してイメージセンサ1の出力として取り出される信号電荷は評価部5に入力され、評価部5は、発光源2から照射された光と各感光部11で受光した光との位相差を求め、さら位相差に基づいて物体Obまでの距離を求めて出力する。

【0022】

従来構成において説明したように、物体Obまでの距離を求めるには、変調信号の周期に同期したタイミングで検出値A0, A1, A2, A3を求める必要があり、感光部11で生成される電荷のうち変調信号の特定位相（たとえば、0度、90度、180度、270度の4位相）に対応する一定の時間幅Tw（図29参照）に対応した電荷を信号電荷として電荷蓄積部12に蓄積することが必要である。つまり、感光部11に入射する光の強度に対して電荷蓄積部12に蓄積する信号電荷の割合を、上述した時間幅Twに相当する期間には多くし、他の期間には少なくする（理想的には0にする）ことが必要である。感光部11への入射光量に対して信号電荷を生成する割合は感度に相当するから、イメージセンサ1を用いて物体Obまでの距離を求めるには、イメージセンサ1の感度を制御することが必要であると言える。

【0023】

上述した構成のイメージセンサ1において感度を制御するためには、制御電極12aに印加する制御電圧の大きさを適宜タイミングで制御することが考えられるが、従来構成として説明したように、制御電圧の大きさを制御するだけでは、感光部11で生成された電荷のうち不要である残留電荷が雑音成分として信号電荷に混入することになる。そこで、本実施形態では、制御電極12aに印加する制御電圧は一定電圧に保つことによって、各感光部11で生成された電荷を各感光部11に対応してそれぞれ設けた電荷蓄積部12に常時取り込みようにして、一方、廃棄電極14aについては、受光部11で生成された電荷のうち信号電荷として扱う電荷が生成される期間を除く期間に、受光部11から電荷廃棄部14に電荷が移動するように廃棄電圧を印加する。要するに、廃棄電圧を変調信号の周期に同期するタイミングで変化させることによってイメージセンサ1の感度を制御し、電荷蓄積部12に信号電荷を蓄積するのである。

【0024】

いま、図2(a)のような変調信号によって発光源2から空間に照射される光の強度が変調されているものとする。電荷蓄積部12には変調信号の複数周期（数万～数十万周期）において1種類の検出値A0, A1, A2, A3を蓄積し、各検出値A0, A1, A2, A3の蓄積毎に蓄積した信号電荷を取り出して次の検出値A0, A1, A2, A3を蓄積する。たとえば、検出値A0を変調信号の数万周期について蓄積すると、この検出値A0に相当する信号電荷を一旦外部に取り出し、その後、検出値A1を変調信号の数万周期について蓄積するというように動作する。図2は検出値A0に相当する信号電荷を蓄積している状態を示しており、図2(b)に示すように制御電極12aに印加する制御電圧は一定電圧に保っている。また、検出値A0としては、変調信号の位相が0～90度の期間（図29に示した従来構成における時間幅Twに相当する）において感光部11で生成された電荷を採用している。つまり、廃棄電極14aには、図2(c)のように変調信号の位

相が90～360度の期間において、感光部11で生成される電荷を不要電荷とするように廃棄電圧を印加する。要するに、感光部11から電荷蓄積部12に電荷が移動している期間のうち信号電荷を蓄積する期間(0～90度の期間)に対応する期間以外において廃棄電圧を印加し、所望の検出値A0を得るための信号電荷を蓄積する期間以外では感光部11で生成した電荷を不要電荷として電荷廃棄部14に廃棄する。このような制御によつて、図2(d)のように所望の検出値A0に対応した信号電荷を取り出すことが可能になる。図2に示す処理は変調信号の数万～数十万周期について行われ、この期間に電荷蓄積部12に得られた信号電荷は検出値A0として電荷取出部13により評価部5に取り出され、評価部5では信号電荷に基づいて空間情報(本実施形態では物体Obまでの距離)を検出する。

10

【0025】

なお、上述の制御では、廃棄電極14aに廃棄電圧を印加している期間において制御電極12aにも一定電圧である制御電圧を印加しているが、廃棄電圧と制御電圧との大小関係を適宜に設定することによって、不要電荷を廃棄している期間には信号電荷の蓄積がほとんど行われないようになることができる。また、変調信号の数万～数十万周期について電荷を蓄積しているのは、蓄積する電荷量を多くすることによって高感度化するためであり、本実施形態では変調信号をたとえば20MHzと設定することによって、30フレーム/秒で信号電荷を取り出すとしても、数十万周期以上の蓄積が可能になる。

【0026】

上述したように、本実施形態では廃棄電極14aを備えた電荷廃棄部14を設け、感光部11に生じた電荷のうち信号電荷として利用しない不要電荷を電荷廃棄部14に積極的に廃棄しているから、感光部11において電荷蓄積部12に信号電荷を与えていない期間に感光部11で生成される電荷はほとんどが不要電荷として廃棄されることになり、信号電荷への雑音成分の混入が大幅に抑制されることになる。

20

【0027】

上述した例では検出値A0, A1, A2, A3をサンプリングする期間を変調信号の1/4周期とし、変調信号の数万～数十万周期において1種類の検出値A0, A1, A2, A3の信号電荷を蓄積しているが、感光部11ごとに電荷蓄積部12と電荷廃棄部14などを設けている場合には、感光部11ごとに各検出値A0, A1, A2, A3を振り分け検出することが可能であるから、変調信号の1周期内で4個の検出値A0, A1, A2, A3を求めることが可能である。また検出値A0, A1, A2, A3のサンプリングのタイミングについても位相の間隔が既知であれば等間隔である必要はない。さらに、発光源2から照射される光の強度を正弦波で変調した例を示したが、三角波あるいは鋸歯状波などの他の波形で強度を変調してもよい。また発光源2から照射する光は可視光線に限らず赤外線などを用いることも可能である。本実施形態では各画素を物体Obまでの距離に対応付けた距離画像を得るためにイメージセンサ1としてCCDイメージセンサあるいはCMOSイメージセンサなどであって感光部11を2次元に配列したものを想定しているが、感光部11を1次元に配列した構成であってもよい。また、空間において一方向だけの距離を測定する場合や発光源2から光ビームを空間に照射するとともに光ビームを走査するような場合であれば、感光部11を4個だけ設けた構成を採用することも可能であり、感光部11を電荷蓄積部12などと一緒に設けたイメージセンサ1ではなく、イメージセンサ1の機能を個別部品により実現してもよい。

30

【0028】

(第2実施形態)

第1実施形態では、図2に示すように、制御電極12aに一定電圧である制御電圧を印加している期間に廃棄電極14aに廃棄電圧を印加することによって、廃棄電圧が印加されていない期間において感光部11に生成された電荷を信号電荷として用いる例を示したが、本実施形態では、図3に示すように、制御電極12aに制御電圧を印加する期間と廃棄電極14aに廃棄電圧を印加する期間とが重複しないように制御する例を示す。

【0029】

40

50

ここでは、第1実施形態と同様に、検出値A0に対応する信号電荷を蓄積する場合を例として説明する。いま、図3(a)のような変調信号によって発光源2から空間に照射される光の強度が変調されている場合を想定する。図3に示す例では検出値A0を抽出するから、図3(b)のように、検出値A0に対応するタイミングにおいて制御電極12aに制御電圧を印加する。制御電極12aに制御電圧を印加する期間は、変調信号の位相における0度から一定期間(図示例では0~90度)に設定され、この期間において感光部11から電荷蓄積部12への電荷の移動が可能になる。一方、廃棄電極14aには、図3(c)のように、電荷蓄積部12に検出値A0に相当する信号電荷を蓄積する期間以外において廃棄電圧を印加し、信号電荷を蓄積する期間以外では感光部11で生成した電荷を不要電荷として電荷廃棄部14に廃棄する。このような制御によって、図3(d)のように検出値A0に相当する信号電荷を取り出すことが可能になる。

【0030】

本実施形態の制御では、制御電極12aに制御電圧を印加している期間と廃棄電極14aに廃棄電圧を印加している期間とを分離しているから、第1実施形態のように制御電圧と廃棄電圧との大小関係を考慮しなくとも制御電圧と廃棄電圧との大きさを独立して制御することができ、結果的に制御電圧および廃棄電圧の制御が容易になり、感光部11で受光した光量に対して信号電荷を取り込む割合である感度の制御が容易になるとともに、感光部11で生成された電荷のうち不要電荷として廃棄する割合の制御が容易になる。

【0031】

なお、本実施形態では電荷蓄積部12に信号電荷を蓄積する期間は制御電極12aに印加する制御電圧により規定されるから、廃棄電極14aに廃棄電圧を印加する期間を短縮することが可能であり、たとえば、制御電極12aに制御電圧を印加する直前の所定期間にのみ廃棄電極14aに廃棄電圧を印加するようにしてもよい。

【0032】

以上説明したように、本実施形態では廃棄電極14aを備えた電荷廃棄部14を設け、感光部11に生じた電荷のうち信号電荷として利用しない不要電荷を電荷廃棄部14に積極的に廃棄しているから、感光部11で生成した電荷を電荷蓄積部12に信号電荷として蓄積していない期間において感光部11で生成される電荷を不要電荷として廃棄することができ、信号電荷への雑音成分の混入が大幅に抑制されることになる。他の構成および動作は第1実施形態と同様であるから説明を省略する。

【0033】

(第3実施形態)

第1実施形態では、図2に示すように、制御電極12aに制御電圧を印加している期間に重複させて廃棄電極14aに廃棄電圧を印加することによって、廃棄電圧が印加されていない期間において感光部11に生成された電荷を信号電荷として用いる例を示したが、本実施形態では、図4に示すように、廃棄電極14aに印加する廃棄電圧を一定電圧に保つて感光部11で生成された電荷の廃棄を行なうようにし、この間において制御電極12aに制御電圧を印加する期間が電荷蓄積部12に信号電荷を蓄積する期間となる例を示す。すなわち、従来構成に対しては、電荷廃棄部14を設けるとともに、感光部11から電荷廃棄部14に対してつねに電荷を廃棄している点が相違する。

【0034】

本実施形態においても、第1実施形態と同様に、検出値A0に相当する信号電荷を蓄積する場合を例として説明する。いま、図4(a)のような変調信号によって発光源2から空間に照射される光の強度が変調されている場合を想定する。本実施形態では、感光部11において生成された電荷を検出値A0に相当する信号電荷として電荷蓄積部12に蓄積するために、電荷蓄積部12に設けた制御電極12aに対して、図4(b)のように、検出値A0に対応する期間で制御電圧を印加する。つまり、制御電極12aに制御電圧を印加する期間は、変調信号の位相における0度から一定期間(図示例では0~90度)に設定され、この期間において感光部11から電荷蓄積部12への電荷の移動が可能になる。一方、廃棄電極14aには、図4(c)のように、直流電圧である一定電圧の廃棄電圧がつ

ねに印加され、感光部 1 1 で生成された電荷の一部をつねに不要電荷として電荷廃棄部 1 4 に廃棄する。上述の制御では、信号電荷を電荷蓄積部 1 2 に蓄積する期間にのみ制御電極 1 2 a に制御電圧を印加しているから、図 4 (d) のように検出値 A 0 に相当する信号電荷を取り出すことが可能になる。

【0035】

本実施形態の制御では、制御電極 1 2 a に制御電圧を印加しているか否かにかかわらず廃棄電極 1 4 a に一定電圧の廃棄電圧を印加しているから、感光部 1 1 において生成された電荷のうち電荷蓄積部 1 2 に信号電荷として蓄積されなかった不要電荷は、廃棄電荷として電荷廃棄部 1 4 に廃棄されることになる。ここに、感光部 1 1 で生成された電荷の一部を信号電荷として電荷蓄積部 1 2 に蓄積する期間においても感光部 1 1 から電荷廃棄部 1 4 への電荷の廃棄が継続しているから、信号電荷を電荷蓄積部 1 2 に適正に蓄積するためには、制御電圧と廃棄電圧との大小関係を考慮する必要がある。ただし、廃棄電圧は一定電圧であって廃棄電極 1 4 a につねに印加しているだけであるから、実際には制御電圧のみを制御すればよく、制御自体は容易である。

【0036】

以上説明したように、本実施形態では廃棄電極 1 4 a を備えた電荷廃棄部 1 4 を設け、感光部 1 1 に生じた電荷のうち信号電荷として利用しない不要電荷を電荷廃棄部 1 4 に積極的に廃棄しているから、信号電荷への雑音成分の混入が大幅に抑制される。他の構成および動作は第 1 実施形態と同様であるから説明を省略する。

【0037】

10

(第 4 実施形態)

以下に説明する実施形態では、上述した第 1 実施形態ないし第 3 実施形態において説明したイメージセンサ 1 としてオーバーフロードレインを備える C C D イメージセンサを用いる例を説明する。

【0038】

20

本実施形態では、イメージセンサ 1 として縦型オーバーフロードレインを備えるインターライン転送型 C C D イメージセンサを用いる。この種のイメージセンサ 1 としては市場に供されているものを用いることができる。

【0039】

30

イメージセンサ 1 は、図 5 に示すように、感光部 1 1 となるフォトダイオード 2 1 を水平方向と垂直方向とに複数個ずつ（図示例では 3×4 個）配列した 2 次元イメージセンサであって、垂直方向に配列したフォトダイオード 2 1 の各列の右側方に垂直転送 C C D からなる垂直転送部 2 2 を備え、フォトダイオード 2 1 および垂直転送部 2 2 が配列された領域の下方に水平転送 C C D からなる水平転送部 2 3 を備える。垂直転送部 2 2 は各フォトダイオード 2 1 ごとに 2 個ずつの制御電極 2 2 a, 2 2 b を備え、水平転送部 2 3 は各垂直転送部 2 2 ごとに 2 個ずつの制御電極 2 3 a, 2 3 b を備える。本実施形態では、垂直転送部 2 2 を 4 相駆動で制御し、水平転送部 2 3 を 2 相駆動で制御する。つまり、垂直転送部 2 2 の制御電極 2 2 a, 2 2 b には 4 相の制御電圧 V 1 ~ V 4 を印加し、水平転送部 2 3 の制御電極 2 3 a, 2 3 b には 2 相の制御電圧 V H 1, V H 2 を印加する。この種の駆動技術は C C D の分野において周知であるから、ここでは詳しく説明しない。

【0040】

40

フォトダイオード 2 1 と垂直転送部 2 2 と水平転送部 2 3 とは 1 枚の基板 2 0 上に形成され、基板 2 0 の主表面には、フォトダイオード 2 1 と垂直転送部 2 2 と水平転送部 2 3 との全体を囲む形でアルミニウム電極であるオーバーフロー電極 2 4 が、基板 2 0 の全周に亘って絶縁膜を介さずに基板 2 0 に直接接触するよう設けられる。オーバーフロー電極 2 4 に適宜大きさの正電圧 V s を印加すればフォトダイオード 2 1 で生成された電子（電荷）はオーバーフロー電極 2 4 を通して廃棄される。つまり、本実施形態ではオーバーフロードレインの一部として基板 2 0 を用いている。オーバーフロードレインは、感光部 1 1 であるフォトダイオード 2 1 において生成した電荷のうち不要電荷を廃棄するから電荷廃棄部 1 4 として機能し、オーバーフロードレインに廃棄する電荷の量はオーバーフロー電

50

極 2 4 に印加する電圧（廃棄電圧）により制御されるからオーバーフロー電極 2 4 は廃棄電極 1 4 a として機能する。基板 2 0 の表面はフォトダイオード 2 1 に対応する部位を除いて遮光膜 2 6（図 6 参照）により覆われる。

【0041】

イメージセンサ 1 について、さらに具体的に説明するために、1 個のフォトダイオード 2 1 に関連する部分を切り出して図 6 に示す。本実施形態では、基板 2 0 には n 形半導体を用い、基板 2 0 の主表面にはフォトダイオード 2 1 と垂直転送部 2 2 とに跨る領域に p 形半導体からなる p ウェル 3 1 を形成している。p ウェル 3 1 は、フォトダイオード 2 1 に対応する領域よりも垂直転送部 2 2 に対応する領域の厚み寸法を大きく形成してある。p ウェル 3 1 のうちフォトダイオード 2 1 に對応する領域には n+ 形半導体層 3 2 を重ねて設けてあり、p ウェル 3 1 と n+ 形半導体層 3 2 との p-n 接合によってフォトダイオード 2 1 が形成される。フォトダイオード 2 1 の表面上には p+ 形半導体からなる表面層 3 3 を積層してある。表面層 3 3 はフォトダイオード 2 1 で生成された電荷を垂直転送部 2 2 に移動させる際に、n+ 形半導体層 3 2 の表面付近が電荷の通過経路にならないように制御する目的で設けてある。このような構造は、埋込フォトダイオードとして知られている。

【0042】

p ウェル 3 1 のうち垂直転送部 2 2 に對応する領域には n 形半導体からなる蓄積転送層 3 4 を重ねて設けてある。蓄積転送層 3 4 の表面と表面層 3 3 の表面とは略同一平面であつて、蓄積転送層 3 4 の厚み寸法は表面層 3 3 の厚み寸法よりも大きくしてある。蓄積転送層 3 4 は、表面層 3 3 とは接触しているが、n+ 形半導体層 3 2 との間には、表面層 3 3 と不純物濃度が等しい p+ 形半導体からなる分離層 3 5 が介在する。蓄積転送層 3 4 の表面には、絶縁膜 2 5 を介して制御電極 2 2 a, 2 2 b が配置される。制御電極 2 2 a, 2 2 b は 1 個のフォトダイオード 2 1 に對して 2 個ずつ設けられ、垂直方向において 2 個の制御電極 2 2 a, 2 2 b のうちの一方は他方よりも広幅に形成される。具体的には、図 7 のように、1 個のフォトダイオード 2 1 に對応する 2 個の制御電極 2 2 a, 2 2 b のうち狭幅の制御電極 2 2 b は平板状に形成されており、広幅の制御電極 2 2 a は、幅狭の制御電極 2 2 b と同一平面上に配列され一対の制御電極 2 2 b の間に配置される平板状の部分と、平板状の部分の垂直方向（図 7 の左右方向）における両端部からそれぞれ延長され制御電極 2 2 b の上に重複する湾曲した部分とを備える。ここに、絶縁膜 2 5 は SiO₂ により形成され、また制御電極 2 2 a, 2 2 b はポリシリコンにより形成され、各制御電極 2 2 a, 2 2 b は絶縁膜 2 5 を介して互いに絶縁されている。さらに、フォトダイオード 2 1 に光を入射させる部位を除いてイメージセンサ 1 の表面は遮光膜 2 6 により覆われる。p ウェル 3 1 において垂直転送部 2 2 に對応する領域および蓄積転送層 3 4 は垂直転送部 2 2 の全長に亘って形成され、したがって、蓄積転送層 3 4 には広幅の制御電極 2 2 a と狭幅の制御電極 2 2 b とが交互に配列されることになる。

【0043】

次に、上述したイメージセンサ 1 を駆動する技術について説明する。上述したイメージセンサ 1 では、フォトダイオード 2 1 に光が入射すれば感光部 1 1 であるフォトダイオード 2 1 において電荷が生成される。また、フォトダイオード 2 1 で生成された電荷のうち垂直転送部 2 2 に信号電荷として引き渡される電荷の割合は、制御電極 2 2 a に印加する制御電圧と廃棄電極 1 4 a であるオーバーフロー電極 2 4 に印加する廃棄電圧との関係によつて決めることができる。具体的には、制御電極 2 2 a に印加する制御電圧に応じて蓄積転送層 3 4 に形成されるボテンシャル井戸の深さおよび制御電圧を印加する時間と、オーバーフロー電極 2 4 に印加する廃棄電圧に応じて廃棄電極 1 4 a に応じて形成されるフォトダイオード 2 1 と基板 2 0 との間の電位勾配および廃棄電圧を印加する時間との関係によつて、垂直転送部 2 2 に引き渡される電荷の割合が決まる。制御電圧と廃棄電圧との制御は第 1 実施形態～第 3 実施形態に記載したいずれかの技術を用いる。ただし、本実施形態では、第 1 実施形態と同様に、制御電極 2 2 a に制御電圧を印加する期間の一部が廃棄電極 1 4 a に廃棄電圧を印加する期間に重複するように制御する場合を想定する。

【0044】

垂直転送部 22 は、個々の制御電極 22a, 22b に印加する制御電圧を制御することによってフォトダイオード 21 で生成された電荷が引き渡されるだけではなく、制御電圧に応じて各制御電極 22a, 22b に対応する部位にポテンシャル井戸を形成する。つまり、垂直転送部 22 は蓄積転送層 34 に絶縁膜 25 を介して制御電極 22a, 22b を配置しているから、制御電極 22a, 22b に制御電圧を印加することによって蓄積転送部 34 にポテンシャル井戸を形成するのであって、ポテンシャル井戸の深さおよび幅で決まる容量の範囲内で信号電荷の蓄積が可能になる。このように、ポテンシャル井戸は信号電荷を蓄積する電荷蓄積部として機能する。また、垂直転送部 22 では、制御電圧の大きさおよびタイミングを変化させることによって、蓄積された信号電荷を水平転送部 23 に送り出すことができる。垂直転送部 22 から水平転送部 23 に送り出された信号電荷は、水平転送部 23 を転送されて外部に評価部 5 (図 1 参照) に取り出される。つまり、垂直転送部 22 および水平転送部 23 は電荷取出部として機能する。

【0045】

いま、フォトダイオード 21 で生成された電荷がどのように移動するかを説明するために、図 6 中の破線 L1 に沿った電子のポテンシャルを図 8 に示す。すなわち、図 8 における中央部はフォトダイオード 21 に相当する領域、左部は基板 20 (オーバーフロードレイイン) に相当する領域、右部は垂直転送部 22 に相当する領域をそれぞれ示す。また、オーバーフロー電極 24 に電圧を印加していない状態では、フォトダイオード 21 と基板 20 との間には p ウエル 31 によるポテンシャル障壁 B1 が形成され、フォトダイオード 21 と垂直転送部 22 との間には分離層 35 によるポテンシャル障壁 B2 が形成される。ポテンシャル障壁 B1, B2 を破線で示しているのは、これらのポテンシャル障壁 B1, B2 の高さが可変であるからである。つまり、制御電極 22a, 22b への印加電圧によってポテンシャル障壁 B2 の高さを制御することができ、オーバーフロー電極 24 への印加電圧によってポテンシャル障壁 B1 の高さを制御することができる。

【0046】

制御電極 22a への制御電圧 V1 とオーバーフロー電極 24 への廃棄電圧 Vs との印加状態と、フォトダイオード 21 で生成された電荷の移動との関係を図 9 に示す。図 9 (a) は制御電極 22a に比較的高い正電圧の制御電圧 V1 を印加することにより分離層 35 によるポテンシャル障壁 B2 を取り除き、蓄積転送部 34 にポテンシャル井戸 27 を形成した状態である。この期間には、ポテンシャル障壁 B1 が形成されるように、オーバーフロー電極 24 に比較的低い廃棄電圧 Vs を印加する。つまり、ポテンシャル障壁 B1 が存在することによって、フォトダイオード 21 で生成された電荷 (電子 e) は基板 20 に移動できない状態であって、この期間には、フォトダイオード 21 で生成された電荷は、ポテンシャル井戸 27 の容量が許す限り信号電荷として垂直転送部 22 に移動する。

【0047】

一方、図 9 (b) は図 9 (a) のように制御電極 22a に比較的高い正電圧の制御電圧 V1 を印加した状態で、オーバーフロー電極 24 にも比較的高い正電圧の廃棄電圧 Vs を印加した状態であって、基板 20 のポテンシャルを垂直転送部 22 のポテンシャルよりも低くなるようにオーバーフロー電極 24 に印加する廃棄電圧 Vs を設定してある。この状態では、p ウエル 31 によるポテンシャル障壁 B1 がほぼ除去され、フォトダイオード 21 に対する基板 20 の電位勾配が、フォトダイオード 21 に対する垂直転送部 22 の電位勾配よりも大きくなるから、フォトダイオード 21 で生成された電荷の多くは、図 9 (b) に矢印で示すように、不要電荷として基板 20 に移動し廃棄されることになる。つまり、フォトダイオード 21 で生成された電荷のうち信号電荷となる割合が図 9 (a) の状態よりも大幅に低減するから、感光部 11 の感度が実質的に低下したことになる。ここに、信号電荷と不要電荷との割合つまり感度は、制御電極 22a とオーバーフロー電極 24 とに印加する電圧の大小関係によって決まるのであって、電子のポテンシャルのより低いほうにより多くの電荷 (電子) が移動することになる。なお、図 9 (a) の状態で垂直転送部 22 に移動した電荷はフォトダイオード 21 よりもポテンシャルの低いポテンシャル井戸 27 に蓄積されているから、図 9 (b) の状態において基板 20 には移動しない。

【0048】

垂直転送部 22 に蓄積された信号電荷を読み出すには、図 9 (c) のように、ポテンシャル障壁 B2 が生じるよう、制御電極 22a への制御電圧 V1 の印加を遮断する（比較的低い制御電圧 V1 を印加してもよい）。また、図示例ではこの期間においてポテンシャル障壁 B1 が形成されるよう、オーパーフロー電極 24 に比較的低い廃棄電圧 Vs を印加している。ただし、ポテンシャル障壁 B1 は必須ではなく、ポテンシャル障壁 B2 が形成されればよい。ポテンシャル障壁 B2 を形成することによって、フォトダイオード 21 から垂直転送部 22 への電荷の流入を禁止し、かつ垂直転送部 22 からフォトダイオード 21 への電荷の流出を禁止する。この状態で、垂直転送部 22 に蓄積された信号電荷を水平転送部 23 を通して評価部 5 に読み出す。

10

【0049】

垂直転送部 22 に蓄積された信号電荷は、上述した 4 個の検出値 A0, A1, A2, A3 のうちの各 1 個の検出値 A0, A1, A2, A3 が求められるたびに読み出される。たとえば、検出値 A0 に相当する信号電荷が各フォトダイオード 21 に対応して形成されるポテンシャル阱戸 27 に蓄積されると信号電荷を読み出し、次に検出値 A1 に相当する信号電荷がポテンシャル阱戸 27 に蓄積されると再び信号電荷を読み出すという動作を繰り返す。なお、各検出値 A0, A1, A2, A3 を蓄積する期間は等しく設定しておくのはもちろんのことである。また、各検出値 A0, A1, A2, A3 を読み出す順序は上述の例に限定されるものではなく、検出値 A0 の次に検出値 A2 を求めるなどとしてもよい。他的構成および動作は第 1 実施形態と同様である。

20

【0050】

(第 5 実施形態)

本実施形態では、市場に供されている横型オーパーフロードレインを備えるインターライン転送型 CCD をイメージセンサ 1 に用いる例を示す。

【0051】

本実施形態に用いるイメージセンサ 1 は、図 10 に示すように、垂直方向に配列したフォトダイオード 21 の各列の左側方に n 形半導体からなる電荷廃棄部 14 としてのオーパーフロードレイン 41 を設けてある。図示例ではフォトダイオード 21 を水平方向に 3 個並べるとともに垂直方向に 4 個並べているから、オーパーフロードレイン 41 は 3 列であり、各オーパーフロードレイン 41 の上端同士は、左右方向に配置したアルミニウム電極であるオーパーフロー電極 24 を介して接続してある。垂直転送部 22 および水平転送部 23 は第 4 実施形態において用いたイメージセンサ 1 と同様の機能を有する。

30

【0052】

1 個のフォトダイオード 21 に関連する部分を切り出した図 11 を用いてイメージセンサ 1 の構造を説明する。本実施形態では p 形半導体の基板 40 を用いており、基板 40 の主表面においてフォトダイオード 21 に対応する領域には、基板 40 とともにフォトダイオード 21 を形成する n 形半導体層 42 が重ねて形成され、基板 40 の主表面において垂直転送部 22 に対応する領域には n 形半導体からなる蓄積転送層 44 が重ねて形成されている。n 形半導体層 42 と蓄積転送層 44 との間に p+ 形半導体からなる分離層 45a が形成され、n+ 形半導体層 42 に対して蓄積転送層 44 とは対岸側には p+ 形半導体からなる分離層 45b を介してオーパーフロードレイン 41 が設けられる。n+ 形半導体層 42 と両分離層 45a, 45b とに跨る部位の表面には、フォトダイオード 21 で生成された電荷を垂直転送部 22 に移動させる際に、n+ 形半導体層 42 の表面付近を電荷が通らないように制御する目的で、不純物濃度が分離層 45a, 45b と等しい p+ 形半導体からなる表面層 43 を積層してある。蓄積転送層 44 の表面と表面層 43 の表面とオーパーフロードレイン 41 の表面とは略同一平面になっている。また、オーパーフロードレイン 41 は n+ 形半導体層 42 よりも深い位置まで基板 40 内に入り込んでいる。

40

【0053】

蓄積転送層 44 の表面には、絶縁膜 25 を介して制御電極 22a, 22b が配置される。制御電極 22a, 22b は 1 個のフォトダイオード 21 に対して 2 個ずつ設けられ、垂直

50

方向において2個の制御電極22a, 22bのうちの一方は他方よりも広幅に形成される。さらに、フォトダイオード21に光を入射させる部位を除いてイメージセンサ1の表面は遮光膜26により覆われる。これらの構造については第4実施形態に用いたイメージセンサ1と同様である。

【0054】

本実施形態の動作は基本的には第4実施形態と同様であって、図11の破線L2に沿った電子のポテンシャルを示している図12および図13を図8および図9と比較すればわかるように、フォトダイオード21において生成された廃棄電荷が、第4実施形態では基板20を通っていたのに対し本実施形態では基板20を通らずにオーバーフロードレイン41を通る点で相違する。

10

【0055】

本実施形態においてイメージセンサ1として用いた横型オーバーフロードレインを備えるインターライン転送型CCDのフォトダイオード21に用いるn+形半導体層42は、第4実施形態において用いた縦型オーバーフロードレインを備えるインターライン転送型CCDのフォトダイオード21を構成するn+形半導体層32に比較すると深さ寸法を大きくとることが可能になる。つまり、縦型オーバーフロードレインを設ける場合にはフォトダイオード21を基板20の上に形成する必要があったのに対して、横型オーバーフロードレインを設ける場合には基板40がフォトダイオード21を形成する一方の半導体層になるから、全体の厚み寸法に対して深さ方向におけるn+形半導体層42の割合を大きくとることが可能になるのである。このように、フォトダイオード21を形成するn+形半導体層42の深さ寸法を大きくとることができるのであるから、オーバーフロードレイン41がフォトダイオード21に並設されることによって受光面積が第4実施形態よりも減少するものの、第4実施形態に比較すると近赤外線に対する感度が比較的高くなるという利点が生じる。他の構成および機能は第4実施形態と同様である。

【0056】

(第6実施形態)

本実施形態は、イメージセンサ1として、市場に供されている縦型オーバーフロードレインを備えるフレーム転送型CCDを用いるものである。

【0057】

イメージセンサ1は、図14に示すように、感光部11であるフォトダイオード21を水平方向と垂直方向とに複数個ずつ(図示例では4×4個)配列した2次元イメージセンサであって、垂直方向に配列したフォトダイオード21を垂直転送CCDとして機能させる撮像部D1を備え、さらに光電変換機能を持たない垂直転送CCDをフォトダイオード21の各列に垂直方向において連続して形成した蓄積部D2を備える。また、蓄積部D2における垂直転送CCDの各列の下端に電荷取出部となる水平転送CCDからなる水平転送部23を設けてある。本実施形態では、フォトダイオード21と垂直転送CCDとともに電荷を蓄積しつつ電荷を垂直方向に転送する機能を有するのであって、撮像部D1と蓄積部D2と共に電荷蓄積部12および電荷取出部13として機能する。

30

【0058】

各フォトダイオード21はそれぞれ垂直方向に配列された3個ずつの制御電極21a～21cを受光面に備え、蓄積部D2における垂直転送CCDの各列は各フォトダイオード21に設けた3個の制御電極21a～21cと同様の配列を有する3個の制御電極28a～28cを組にして備える。図示例では撮像部D1において垂直方向の1列について4個ずつのフォトダイオード21を設け、蓄積部D2において2組6個の制御電極28a～28cを設けてある。また、水平転送部23は、第4実施形態と同様に、各列ごとに2個ずつの制御電極23a, 23bを備える。フォトダイオード21に設けた制御電極21a～21cは6相の制御電圧V1～V6により6相で駆動され、制御電極28a～28eは3相の制御電圧VV1～VV3により3相で駆動され、制御電極23a, 23bは2相の制御電圧VH1, VH2により2相で駆動される。水平転送部23では蓄積部D2から1水平ラインごとの信号電荷を取り出し、1水平ラインごとの信号電荷を外部に出力する。この種

40

50

の駆動技術は C C D の分野において周知であるから、ここでは詳しく説明しない。

[0059]

撮像部 D 1 と蓄積部 D 2 と水平転送部 2 3 とは 1 枚の基板 5 0 上に形成され、基板 5 0 にはアルミニウム電極であるオーバーフロー電極 2 4 が絶縁膜を介さずに直接接触するよう設けられる。つまり、基板 5 0 はオーバーフロードレインとして機能する。オーバーフロー電極 2 4 は、基板 5 0 の表面において撮像部 D 1 と蓄積部 D 2 と水平転送部 2 3 との全体を囲むように形成される。基板 5 0 の表面はフォトダイオード 2 1 に対応する部位を除いて遮光膜（図示せず）により覆われる。

[0060]

図 1 5 に基づいて 1 個のフォトダイオード 2 1 に関する部分の構造を説明する。本実施形態では、基板 5 0 として n 形半導体を用いており、基板 5 0 の主表面には p 形半導体層 5 1 が形成され、p 形半導体層 5 1 の主表面には n 形半導体からなる n ウェル 5 2 が形成される。さらに、p 形半導体層 5 1 と n ウェル 5 2 とに跨る部位の表面には SiO₂ からなる絶縁膜 5 3 を介して 3 個の制御電極 2 1 a ~ 2 1 c が重ねられる。つまり、本実施形態では、n ウェル 5 2 と絶縁膜 5 3 と制御電極 2 1 a ~ 2 1 c とにより MIS 形のフォトダイオード 2 1 を形成している。制御電極 2 1 a ~ 2 1 c はポリシリコンにより形成される。n ウェル 5 2 は撮像部 D 1 と蓄積部 D 2 とに連続して形成されており、n ウェル 5 2 において電荷の蓄積と転送を行なうようになっている。つまり、撮像部 D 1 では n ウェル 5 2 において電荷の生成と蓄積と転送を行い、蓄積部 D 2 では n ウェル 5 2 において電荷の蓄積と転送を行なう。

[0061]

次に、上述したイメージセンサ 1 を駆動する技術について説明する。上述したイメージセンサ 1 では、フォトダイオード 2 1 に光が入射すればフォトダイオード 2 1 において電荷が生成される。ここで、制御電極 2 1 a ~ 2 1 c に適宜の電圧を印加しておけば、n ウェル 5 2 に電荷蓄積部としてのポテンシャル井戸が形成され、生成された電荷をポテンシャル井戸に蓄積することができる。また、制御電極 2 1 a ~ 2 1 c に印加する電圧を制御することによって、ポテンシャル井戸の深さを変化させて電荷を転送することができる。一方、オーバーフロー電極 2 4 に適宜の廃棄電圧 V_s を印加すれば、フォトダイオード 2 1 で生成された電荷は基板 5 0 を通して廃棄されるから、オーバーフロー電極 2 4 への印加電圧および電圧を印加する時間で制御することによって、フォトダイオード 2 1 で生成された電荷のうち n ウェル 5 2 のポテンシャル井戸に蓄積される信号電荷の割合を変化させることができる。

[0062]

フォトダイオード 2 1 で生成された電荷がどのように移動するかを説明するために、図 1 5 中の破線 L 3 に沿った電子のポテンシャルを図 1 6 に示す。図 1 6 における右部はフォトダイオード 2 1 に相当する領域、左部は基板 5 0 に相当する領域をそれぞれ示す。また、オーバーフロー電極 2 4 に電圧を印加していない状態では、フォトダイオード 2 1 (n ウェル 5 2) と基板 5 0 との間には p 形半導体層 5 1 によるポテンシャル障壁 B 3 が形成される。フォトダイオード 2 1 (n ウェル 5 2) において基板 5 0 と対向していない部位には p 形半導体層 5 1 によるポテンシャル障壁 B 4 が形成され、フォトダイオード 2 1 により形成された電荷（電子 e）が外部に漏れ出さないようになっている。ポテンシャル障壁 B 3 はオーバーフロー電極 2 4 への印加電圧に応じて高さを制御することができる。

[0063]

一方、制御電極 2 1 a ~ 2 1 c に電圧を印加することにより n ウェル 5 2 に形成されるポテンシャル井戸に蓄積される電荷の量は、制御電極 2 1 a ~ 2 1 c への印加電圧によって決まるポテンシャル井戸の深さによって決まる。つまり、3 個の制御電極 2 1 a ~ 2 1 c のうち中央の制御電極 2 1 b に印加する電圧を両側の制御電極 2 1 a, 2 1 c に印加する電圧よりも高くすると、図 1 7 (a) のように中央部がもっとも深くなったポテンシャル井戸 2 7 が形成される。ここで、オーバーフロー電極 2 4 に適宜の電圧を印加することにより、基板 5 0 のポテンシャルを n ウェル 5 2 よりも引き下げ、さらに、図 1 8 (a) ~

(c) のように、中央の制御電極 21 b はポテンシャル障壁 B 3 が残るよう電圧を印加し、両側の制御電極 21 a, 21 c はポテンシャル障壁 B 3 が取り除かれるよう電圧を印加すれば、各制御電極 21 a ~ 21 c に対応する領域のうち図 18 (b) に示す中央部で電子 e がもっとも多く蓄積され、図 18 (a) (c) に示す両側部では電荷が基板 50 を通して廃棄されることになる。

【0064】

ここで、中央の制御電極 21 b に対応するポテンシャル井戸 27 には、フォトダイオード 21 が電荷を生成している期間において、両側の制御電極 21 a, 21 c で生成された電荷の一部が流れ込むから、制御電極 21 a, 21 c で生成された一部の電荷が雑音成分として混ざり込むことになる。また、4 個の検出値 A0, A1, A2, A3 のうちの 1 個が得られるたびに信号電荷を転送するから、信号電荷の転送中にフォトダイオード 21 で生成される電荷が検出値 A0, A1, A2, A3 に雑音成分として混入することになる。ただし、これらの雑音成分は積分によって平均化され、位相差を求める際の減算によってほぼ除去されるから、雑音成分の影響は小さくなる。つまり、フレーム転送型 CCD を用いながらも精度よく位相差を求めることが可能になる。

【0065】

なお、上述の例では 1 個のフォトダイオード 21 に対して 3 個の制御電極 21 a ~ 21 c を対応させているが、1 個のフォトダイオード 21 に対応させる制御電極の個数には特に制限はない。他の構成および動作は第 4 実施形態と同様である。

【0066】

(第 7 実施形態)

本実施形態は、第 6 実施形態と同様にフレーム転送型 CCD を用いるものであるが、縦型オーバーフロードレインではなく横型オーバーフロードレインを設けている。

【0067】

本実施形態に用いるイメージセンサ 1 は、図 19 に示すように、垂直方向に配列したフォトダイオード 21 の各列の右側方に n 形半導体からなるオーバーフロードレイン 61 を設けてある。図示例ではフォトダイオード 21 を水平方向に 4 個並べるとともに垂直方向に 4 個並べているから、オーバーフロードレイン 61 は 4 列であり、各オーバーフロードレイン 61 の上端同士は、左右方向に配置したアルミニウム電極であるオーバーフロー電極 24 を介して接続してある。撮像部 D1 と蓄積部 D2 と水平転送部 23 とは第 6 実施形態において用いたイメージセンサ 1 と同様の機能を有する。

【0068】

1 個のフォトダイオード 21 に関連する部分を切り出した図 20 を用いてイメージセンサ 1 の構造を説明する。本実施形態では p 形半導体の基板 60 を用いており、基板 60 の表面上には p 形半導体層 62 が形成され、この p 形半導体層 62 に n 形半導体からなる n ウエル 63 が形成され、p 形半導体層 62 と n ウエル 63 によりフォトダイオード 21 が形成される。p 形半導体層 62 において n ウエル 63 に隣接する部位には p+ 半導体からなる p+ ウエル 64 が形成され、p+ ウエル 64 の表面側に n 形半導体からなるオーバーフロードレイン 61 が形成される。このように基板 60 の導電形が異なる点、オーバーフロードレイン 61 を設けている点を除けば、イメージセンサ 1 の基本的な構造は第 6 実施形態と同様である。

【0069】

本実施形態の動作は第 6 実施形態と同様であって、図 20 の破線 L4 に沿った電子のポテンシャルを示している図 21 を図 16 と比較すればわかるように、フォトダイオード 21 において生成された電荷を廃棄する電荷廃棄部が、第 6 実施形態では基板 50 であったのに対して本実施形態ではオーバーフロードレイン 61 である点のみ相違する。制御電極 21 a ~ 21 c に電圧を印加することにより n ウエル 63 に形成されるポテンシャル井戸に蓄積される電荷の量は、制御電極 21 a ~ 21 c への印加電圧によって決まるポテンシャル井戸の深さによって決まる。つまり、3 個の制御電極 21 a ~ 21 c のうち中央の制御電極 21 b に印加する電圧を両側の制御電極 21 a, 21 c に印加する電圧よりも高くす

10

20

30

40

50

ると、中央の制御電極 21 b に対応するポテンシャル井戸がもっとも深くなる。ここで、オーバーフロー電極 24 に適宜の電圧が印加されてポテンシャル障壁 B3 が引き下げられているとすれば、図 18 (a) ~ (c) のように、中央の制御電極 21 b に対応するポテンシャル井戸に電荷を残し、両側の制御電極 21 a, 21 c に対応する領域で生成された電荷はオーバーフロードレイン 6 1 に廃棄することが可能になる。他の構成および動作は第 6 実施形態と同様である。

【0070】

(第 8 実施形態)

第 6 実施形態および第 7 実施形態において説明したフレーム転送型 CCD をイメージセンサ 1 に用いる構成において、各フォトダイオード 21 には 3 個の制御電極 21 a ~ 21 c を設ける例を示したが、上述のように 1 個のフォトダイオード 21 に設ける制御電極の個数は 3 個に制限されるものではない。

【0071】

本実施形態では、1 個のフォトダイオード 21 に対して 4 個の制御電極を設ける場合について説明する。図 23 において 1 ~ 4 の数字は各制御電極に対応しており、繰り返して表記している 1 ~ 4 の数字の 1 回の繰り返し周期が 1 個のフォトダイオード 21 の領域に対応する。図 23 (a) はフォトダイオード 21 で生成した電荷を蓄積する期間、図 23 (b) は不要な電荷を廃棄する期間を示している。さらに、閾値 Th 1 はオーバーフロードレインのポテンシャルを示している。

【0072】

図 23 (a) に示すように、電荷を蓄積する期間においては、各フォトダイオード 21 で生成された電荷が混合されないように、制御電極 (1) には電圧を印加せずに隣合うフォトダイオード 21 の間にポテンシャル障壁を形成する。また、制御電極 (2) ~ (4) に印加する電圧を段階的に低くし、段階状のポテンシャル井戸 27 を形成する。ここで、制御電極 (3) (4) に対応する部位のポテンシャルは閾値 Th 1 よりも高くしておく。制御電極 (2) に対応する部位ではポテンシャル井戸 27 がもっとも深くなり、ポテンシャルが閾値 Th 1 よりも低くなるから、フォトダイオード 21 への光の照射により生成された電荷 (電子 e) は、主として制御電極 (2) に対応する部位に蓄積される。

【0073】

図 23 (b) に示すように、電荷を廃棄する廃棄期間においては、蓄積期間においてポテンシャルがもっとも低い制御電極 (2) に対応する部位に蓄積された電荷が外部に漏出しないように、制御電極 (3) (4) に対応する部位のポテンシャルを引き上げる。この動作によって、蓄積期間において制御電極 (1) (3) (4) に対応して生成された電荷は制御電極 (2) に対応する部位とオーバーフロードレインとに分かれて流れる。したがって、電荷の蓄積期間と廃棄期間との比率を適宜に調節することにより、フォトダイオード 21 で生成される電荷のうち不要電荷となる電荷の量を調節することができ、結果的に感度を調節することができる。他の構成および動作は第 6 実施形態または第 7 実施形態と同様である。

【0074】

(第 9 実施形態)

本実施形態は、図 24 に示すように、1 個のフォトダイオード 21 に対して 6 個の制御電極 (1) ~ (6) を設けた例である。図 24 において 1 ~ 6 の数字は各制御電極に対応している。図 23 に示した例と同様に、図 24 (a) は電荷を蓄積する期間、図 24 (b) は電荷を廃棄する期間を示している。

【0075】

図 24 (a) に示すように、電荷を蓄積する期間においては、各フォトダイオード 21 で生成された電荷が混合されないように、制御電極 (1) には電圧を印加せずに隣合うフォトダイオード 21 の間にポテンシャル障壁を形成する。また、制御電極 (2) ~ (6) のうち制御電極 (4) に対応する部位のポテンシャルをもっとも低くし、残りの制御電極 (2) (3) (5) (6) に対応する部位のポテンシャルは段階的に高くなる。さらに、制

10

20

30

40

50

御電極（2）（3）（5）（6）に対応する部位のボテンシャルはオーバーフロードレインのボテンシャルである閾値 T_{h2} よりも高くしておく。制御電極（4）に対応する部位ではボテンシャルがもっとも低くなり、このボテンシャルは閾値 T_{h2} よりも低いから、フォトダイオード21への光の照射により生成された電荷（電子e）は、主として制御電極（4）に対応する部位に蓄積される。

【0076】

図24(b)に示すように、電荷を廃棄する期間においては、蓄積期間においてボテンシャルがもっとも低い制御電極（4）に対応する部位に蓄積された電荷が外部に漏出しないよう、制御電極（2）（3）（5）（6）に対応する部位のボテンシャルを引き上げる。この動作によって、蓄積期間において制御電極（1）（2）（3）（5）（6）に対応して生成された電荷は制御電極（4）に対応する部位とオーバーフロードレインに分かれて流れ。したがって、本実施形態でも第8実施形態と同様に、電荷の蓄積期間と廃棄期間との比率を適宜に調節することにより、フォトダイオード21で生成される電荷のうち不要電荷となる電荷の量を調節することができ、結果的に感度を調節することができる。他の構成および動作は第6実施形態または第7実施形態と同様である。

【0077】

(第10実施形態)

上述したように、フレーム転送型CCDを用いると、検出値A0, A1, A2, A3を求める期間以外にフォトダイオード21で生成された電荷が雑音成分として信号電荷に混入する。このような雑音成分は略一定であり、かつ検出値A0, A1, A2, A3を求める期間において電荷を蓄積することによって平均化されるから、位相差を求めることができ程度には雑音成分を除去することが可能である。しかしながら、雑音成分があるとSN比が低下するから、電荷の蓄積や転送に関連する部位ではダイナミックレンジを大きくすることが要求され、結果的に高コストになる。

【0078】

そこで、本実施形態では、図25に示すように、フォトダイオード21のうち信号電荷を蓄積する領域付近と電荷の生成に関与しない領域とに遮光膜65を設けている。図25は第9実施形態のように1個のフォトダイオード21に対して6個の制御電極を設けた場合の構成例であって、具体的には、制御電極（1）（4）に対応する部位に遮光膜65を設けることによって、フォトダイオード21のうち制御電極（2）（3）（5）（6）に対応する部位で電荷（電子e）を生成するようしている。この構成によって、主として制御電極（2）（3）（5）（6）に対応する部位で電荷の生成が行われ、制御電極（4）が電荷の生成にはほとんど寄与しなくなる。つまり、制御電極（4）において雑音成分が生成されず、遮光膜65を形成していない場合に比較するとSN比を向上させることが可能になる。他の構成および機能は第9実施形態と同様である。

【0079】

なお、第4実施形態ないし第10実施形態において、制御電圧と廃棄電圧との制御タイミングとして第1実施形態の技術を適用する例について説明したが、第2実施形態、第3実施形態の技術を適用してもよいのはもちろんのことである。

【0080】

上述した各実施形態では、4個の検出値A0, A1, A2, A3のうちの1個を求めるために電荷を取り出す構成を採用していたが、以下に説明するイメージセンサ1では、複数個の検出値A0, A1, A2, A3を求めてから一括して取り出すことを可能にしたものである。

【0081】

(第11実施形態)

本実施形態は、図19に示した横型オーバーフロードレインを備えるフレーム転送型CCDの一部構成を変更したイメージセンサ1を用いる。すなわち、図26に示すように、各フォトダイオード21ごとにオーバーフロードレイン61a, 61bを設けた構成を採用し、各フォトダイオード21で生成した電荷を個別に廃棄することを可能としている。こ

の構成では、各オーバーフロードレイン 6 1 a, 6 1 b に変調信号の周期に同期した廃棄電圧を印加することによって、フォトダイオード 2 1 で生成された電荷のうち電荷蓄積部であるボテンシャル井戸に移動する信号電荷の割合を調節する。ただし、本実施形態では、各オーバーフロードレイン 6 1 a, 6 1 b のうち、信号電荷を転送する方向において隣接する各一对のオーバーフロードレイン 6 1 a, 6 1 b に廃棄電圧 $\phi 1$, $\phi 2$ を印加するタイミングは、変調信号において位相が 180 度異なるタイミングとする。2 個の感光部 1 1 に対して位相が 180 度異なるタイミングで廃棄電圧 $\phi 1$, $\phi 2$ を印加することによって、変調信号において位相が 180 度異なるタイミングに對応した信号電荷を各感光部 1 1 に對応して形成されるボテンシャル井戸に蓄積することができる。つまり、隣接した 2 個の感光部 1 1 にそれぞれ形成されるボテンシャル井戸に変調信号における異なる位相に對応した信号電荷を蓄積することができ、位相差 α を求めるのに必要な 4 個の検出値 A 0, A 1, A 2, A 3 のうちの 2 個を一括して取り出すことが可能になる。このようにして、検出値 A 0 と検出値 A 2 を一括して取り出し、検出値 A 1 と検出値 A 3 を一括して取り出すことが可能になる。

【0082】

本実施形態の構成では、信号電荷に對して目的外の電荷が混在するから雑音成分が生じるものとの、雑音成分は信号電荷の量に比較すると少なく、また信号電荷に對して略一定の割合で混在するから、位相差 α を求める際には雑音成分の影響は低減される。他の構成および動作は第 7 実施形態と同様である。

【0083】

(第 1 2 実施形態)

第 1 1 実施形態では、フレーム転送型 CCD を用いているが、図 2 7 に示すように、横型オーバーフロードレインを用いたインターライン転送型 CCD を用いることによっても同様の動作が可能である。つまり、図 1 0 に示した第 5 実施形態の構成において、各フォトダイオード 2 1 ごとにオーバーフロードレイン 4 1 a, 4 1 b を分割して設けた構成のイメージセンサ 1 を用い、さらに垂直転送部 2 2 においては、各フォトダイオード 2 1 ごとに 3 個ずつの制御電極 2 2 a ~ 2 2 c を設ければよい。この構成のイメージセンサ 1 において、垂直方向に隣接するオーバーフロードレイン 4 1 a, 4 1 b に對して変調信号における異なる位相の廃棄電圧を与え、また各制御電極 2 2 a ~ 2 2 b については、第 1 1 実施形態における制御電極 (1) ~ (6) と同様に 6 相の制御電圧で駆動すれば、検出値 A 0, A 1, A 2, A 3 を 2 個ずつ求めることが可能になる。他の構成および動作は第 1 1 実施形態と同様である。

【0084】

第 1 1 実施形態ではオーバーフロードレイン 6 1 a, 6 1 b ごとに 3 個ずつの制御電極 2 1 a ~ 2 1 c を対応付け、第 1 2 実施形態ではオーバーフロードレイン 4 1 a, 4 1 b ごとに 3 個ずつの制御電極 2 2 a ~ 2 2 c を対応付けているが、それぞれ 4 個以上設けるようにしてよい。また、変調信号の位相において 180 度異なるタイミングの廃棄電圧 $\phi 1$, $\phi 2$ を異なるオーバーフロードレインに与える構成を採用しているが、たとえば変調信号において 90 度ずつ位相の異なるタイミングで廃棄電圧を互いに異なるオーバーフロードレインに与える構成とすれば、4 個の検出値 A 0, A 1, A 2, A 3 を一括して取り出すことも可能である。さらに、廃棄電圧を印加するタイミングは、変調信号の周期に同期した特定の位相であればよく、間隔は適宜に設定可能である。

【0085】

上述した各実施形態では、インターライン転送型 CCD あるいはフレーム転送型 CCD を用いる例を示したが、図 2 8 に示すように、図 1 4 に示したフレーム転送型 CCD の撮像部 D 1 をインターライン転送型 CCD のフォトダイオード 2 1 と垂直転送部 2 2 とに置換した構成のフレームインターライン転送 CCD を用いることも可能である。この構成のイメージセンサ 1 は、フレーム転送型 CCD に比較するとスミアの発生を抑制することができる。

【0086】

【発明の効果】

請求項1の発明の構成によれば、廃棄電極を備え感光部で生成した電荷のうち不要電荷として廃棄する電荷の割合が廃棄電極に印加する廃棄電圧に応じて増減する電荷廃棄部を備え、かつ廃棄電極に印加する廃棄電圧を変調信号の周期に同期するタイミングで変化させるから、感光部で生成された電荷のうち信号電荷として使用しない残留電荷は不要電荷として廃棄され、信号電荷への雑音成分の混入が抑制されるという利点がある。とくに、廃棄電圧を変調信号の周期に同期するタイミングで変化させるから、信号電荷への混入を防止したい不要電荷を的確に廃棄することができ、S/N比の向上につながる。また、不要電荷となる残留電荷を迅速に除去しているから、残留電荷の再結合による自然消滅を待つまでもなく比較的短い時間間隔で信号電荷を取り出すことが可能になる。

10

【0087】

請求項2の発明の構成によれば、制御電圧を一定電圧に保っているから、制御が容易である。

【0088】

請求項3の発明の構成によれば、感光部で生成した電荷のうち電荷蓄積部に蓄積する信号電荷の割合を、制御電極に印加する制御電圧と廃棄電極に印加する廃棄電圧との両方により制御するから、感光部で生成された電荷のうち信号電荷として必要な電荷を電荷蓄積部に転送しながらも、感光部で生成された電荷のうち信号電荷として使用しない残留電荷は不要電荷として廃棄することができ、信号電荷への雑音成分の混入が抑制されるという利点がある。

20

【0089】

請求項4の発明の構成によれば、感光部で生成した電荷のうち電荷蓄積部に蓄積する信号電荷の割合を制御電極に印加する制御電圧により制御するから、感光部で生成された電荷のうち信号電荷として必要な電荷を電荷蓄積部に転送することができ、しかも廃棄電極に印加する廃棄電圧は一定電圧に保っているから、感光部で生成された電荷のうち信号電荷として使用しない残留電荷は不要電荷として廃棄することができ、結果的に信号電荷への雑音成分の混入が抑制されるという利点がある。また、残留電荷を迅速に除去しているから、残留電荷の再結合による自然消滅を待つまでもなく比較的短い時間間隔で信号電荷を取り出すことが可能になる。

30

【0090】

請求項5の発明の構成によれば、オーバーフロードレインを有した既製のCCDイメージセンサを用いて実現することができる。

【0091】

請求項6の発明の構成によれば、複数の位相に対応した信号電荷を1個の感光部を共用して検出する場合のように各位相の信号電荷を得るたびに電荷集積部に信号電荷を取り出す必要がなく、必要な個数の信号電荷が得られた後に電荷集積部に一括して信号電荷を取り出すことができる。つまり、感光部から電荷集積部への信号電荷の取出頻度を低減することができる。

【0092】

請求項7の発明の構成によれば、電荷蓄積部の近傍では光の入射に伴う電荷の生成が少なく、信号電荷への雑音成分の混入が少ないという利点がある。

【0093】

請求項8の発明の構成によれば、発光源から照射した光と感光部で受光した光との位相差を求めるから、空間情報として位相差によって表される情報、たとえば物体までの距離を求めることができるものである。

【0094】

請求項9の発明の構成によれば、上述した各請求項の効果を持つ測距装置を提供することができる。

【図面の簡単な説明】

【図1】第1実施形態を示すブロック図である。

50

- 【図 2】同上の動作説明図である。
- 【図 3】第 2 実施形態を示す動作説明図である。
- 【図 4】第 3 実施形態を示す動作説明図である。
- 【図 5】第 4 実施形態に用いるイメージセンサを示す平面図である。
- 【図 6】同上の要部分解斜視図である。
- 【図 7】図 6 の A-A 線断面図である。
- 【図 8】同上の動作説明図である。
- 【図 9】同上の動作説明図である。
- 【図 10】第 5 実施形態に用いるイメージセンサを示す平面図である。
- 【図 11】同上の要部分解斜視図である。
- 【図 12】同上の動作説明図である。
- 【図 13】同上の動作説明図である。
- 【図 14】第 6 実施形態に用いるイメージセンサを示す平面図である。
- 【図 15】同上の要部斜視図である。
- 【図 16】同上の動作説明図である。
- 【図 17】同上の動作説明図である。
- 【図 18】同上の動作説明図である。
- 【図 19】第 7 実施形態に用いるイメージセンサを示す平面図である。
- 【図 20】同上の要部斜視図である。
- 【図 21】同上の動作説明図である。
- 【図 22】同上の動作説明図である。
- 【図 23】第 8 実施形態を示す動作説明図である。
- 【図 24】第 9 実施形態を示す動作説明図である。
- 【図 25】第 10 実施形態を示す動作説明図である。
- 【図 26】第 11 実施形態を示す要部斜視図である。
- 【図 27】第 12 実施形態に用いるイメージセンサを示す平面図である。
- 【図 28】本発明の他の構成例に用いるイメージセンサを示す平面図である。
- 【図 29】従来例を示す動作説明図である。

10

20

30


40

- 【符号の説明】
- | | |
|---------------|-------------|
| 1 | イメージセンタ |
| 2 | 発光源 |
| 3 | 制御回路部 |
| 4 | 受光レンズ |
| 5 | 評価部 |
| 1 1 | 感光部 |
| 1 2 | 電荷蓄積部 |
| 1 2 a | 制御電極 |
| 1 3 | 電荷取出部 |
| 1 4 | 電荷廃棄部 |
| 1 4 a | 廃棄電極 |
| 2 1 | フォトダイオード |
| 2 1 a ~ 2 1 c | 制御電極 |
| 2 2 | 垂直転送部 |
| 2 2 a ~ 2 2 c | 制御電極 |
| 2 3 | 水平転送部 |
| 2 4 | オーバーフロー電極 |
| 4 0 | 基板 |
| 4 1 | オーバーフロードレイン |
| 5 0 | 基板 |
| 6 0 | 基板 |


50

6.1 オーバーフロードレイン


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図8】




【図7】




【図9】




【図 10】




【四 1 1】




[图 1-2]




【四 1 3】




【四】




[15]




【四 1 6】




【図 17】




【図 1 8】




【図 19】





【四二〇】





〔图 22〕





【図21】





【図23】




【図24】




【図25】




【図26】




【図27】



【図28】



【図29】



フロントページの続き

(72)発明者 栗原 史和

大阪府門真市大字門真1048番地松下电工株式会社内

F ターム(参考) 2F065 AA04 AA06 BB05 DD04 FF04 FF13 FF32 GG06 GG07 GG15
JJ02 JJ03 JJ25 JJ26 NN08 NN11 UU02
4M118 AA05 AB03 BA12 BA13 BA14 CA03 CA04 CA05 CA07 CA08
DB06 DB08 DB09 DB15 FA06 FA08 FA13 FA16 FA19 FA24
FA26 FA33 FA45 FC03 FC04 GA05 GB03
5C024 CY16 GX06 GY01 GZ02 HX15
5J084 AA05 AD02 BA04 BA39 BA40 CA07 CA67 DA01 DA08 EA01
EA07